Sincronismo com a Rede Elétrica em Inversores Fotovoltaicos On-grid

A conexão de sistemas fotovoltaicos à rede elétrica da concessionária envolve uma série de precauções que devem ser seguidas para evitar prejuízos. Se feito de maneira inapropriada, o processo de conexão pode danificar seriamente o inversor e outros equipamentos na área de geração.

Um dos fatores mais importantes no momento da conexão é o sincronismo com a rede elétrica. Neste artigo, você vai entender melhor o motivo de se utilizar técnicas de sincronismo e como elas são implementadas em inversores monofásicos para geração distribuída fotovoltaica.

---

Confira outros artigos do blog sobre sistemas fotovoltaicos:

• Célula Fotovoltaica: Tudo que você queria saber.
• Uma Introdução aos Sistemas Fotovoltaicos.
• AS 7 Principais Técnicas de MPPT.
• Os 3 Tipos de Microinversores Fotovoltaicos.
• Microinversor Solar – Como funciona a estratégia de controle.

Por que realizar o sincronismo com a rede elétrica?

Quando o controle do fluxo de potência em um sistema fotovoltaico on-grid é feito a partir da tensão de saída do inversor, este se comporta como uma fonte de tensão senoidal. E para realizar o paralelismo entre duas fontes de tensão senoidal, é imprescindível que a fase, a amplitude e a frequência dessas tensões sejam idênticas (sincronismo) no instante da conexão [1]. Assim como ocorre no paralelismo de geradores síncronos, a corrente entre as fontes pode assumir valores muito elevados, se aproximando idealmente de um curto-circuito, caso o sincronismo não seja estabelecido previamente.

A forma mais comum de controlar um inversor on-grid, no entanto, é fazendo com que ele se comporte como uma fonte de corrente e não de tensão [2]. Contudo, o sincronismo ainda se faz necessário para uma conexão segura com a rede. Outra função do sincronismo é garantir um fator de potência unitário e a transferência exclusiva de potência ativa, o que também é exigido por norma. Nesse caso, a referência da corrente deve estar perfeitamente em fase com a tensão da rede.

Vale destacar que a técnica de sincronismo é fundamental mesmo após a conexão, uma vez que a frequência da rede varia levemente ao longo do dia. Por isso, é importante que o controle do inversor a monitore constantemente, evitando o deslocamento entre as fases e, consequentemente, a variação da potência fornecida à rede elétrica. Pode-se acrescentar ainda o fato de a técnica de sincronismo ser usada para detectar situações de ilhamento na rede, a fim de desconectar e reconectar o inversor com segurança [3].

As Principais Técnicas para Sincronismo com a Rede

Atualmente, existem diversas técnicas propostas na literatura para o sincronismo com a rede elétrica, as quais são classificadas como técnicas em malha aberta [4, 5] e técnicas em malha fechada [6, 7]. A principal vantagem das técnicas em malha aberta é que elas são incondicionalmente estáveis [5]. Tipicamente, essas técnicas apresentam uma performance satisfatória em termos de precisão na detecção de fase/frequência quando a frequência da rede está em seu valor nominal, ou próximo a este. Entretanto, o seu desempenho tende a piorar quando a frequência de entrada se desvia do valor nominal. Para solucionar tal problema, alguns trabalhos incluem estimadores de frequência no esquema de malha aberta, em troca de um aumento na complexidade da implementação [4, 8, 9].

Dentre as técnicas de malha fechada, o PLL (Phased Locked Loop) é o mais empregado na eletrônica de potência. Esse método é definido como malha fechada, pois a sua saída é realimentada para gerar um erro de fase em relação a uma referência. De maneira geral, podemos dizer que um oscilador interno é controlado para manter a frequência e a fase de um sinal periódico externo [2]. Este sistema tem como objetivo controlar a fase do seu sinal de saída até que o erro comparado à fase de referência seja mínimo [6].

Como Funciona o PLL para Sincronismo com a Rede?

A Figura 1 mostra o diagrama de blocos típico de um PLL. Como podemos ver, existem três blocos principais: Detector de Fase (ou PD – Phase Detector), Filtro de Malha (LF – Loop Filter) e Oscilador Controlado por Tensão (VCO – Voltage Controlled Oscillator).

O Bloco PD

O objetivo do bloco PD é comparar o sinal de entrada com o sinal de saída do VCO e gerar um erro proporcional à diferença de fase entre eles. Conforme apresentado na Figura 1, isso é feito multiplicando-se ambos os sinais. Para entendermos melhor o funcionamento do PD, considere um sinal de entrada dado por

(1)

sendo V_p o valor de pico da tensão senoidal, ω_in a frequência angular e φ_in a defasagem. 

Já o sinal de saída do bloco VCO vale

(2)

O produto entre (1) e (2) resulta em uma expressão que contém informações a respeito do erro entre as fases (φ_in – φ_out), mas eu vou omiti-la desta análise por ser muito extensa. Essas informações, no entanto, não são lineares e possuem uma componente que varia no dobro da frequência da rede, como se pode ver na curva em vermelho da Figura 2. Em outras palavras, o valor médio dessa forma de onda está diretamente relacionado ao erro de fase, mas a ondulação em 120 Hz sempre estará presente. 

O que fazer com a ondulação de 120 Hz?

Então, para que seja possível utilizar o PLL no sincronismo com a rede, é necessário remover a componente de segunda ordem. Ao fazer isso, obtém-se:

(3)

onde v_D representa o sinal de saída do bloco PD e K_V o ganho do sensor de tensão (que multiplica o sinal de entrada).

Em regime permanente, pode-se ignorar o termo ω_in – ω_out, visto que as frequências serão idênticas. Além do mais, como φ_in – φ_out será muito pequeno, é válido considerar sen(φ_in – φ_out) ≅ φ_in – φ_out, o que resulta em

(4)

Para evitar que a amplitude do sinal de entrada influencie no erro e na dinâmica do PLL, é recomendado normalizar este sinal. Isso é feito utilizando um ganho K_V igual ao inverso de V_p. Dessa forma, o erro resultante do bloco PD passa a valer

(5)

o que descreve perfeitamente a diferença entre a fase do sinal de referência e a fase do sinal gerado pelo VCO.

Com base nisso, é possível representar o modelo linear de pequenos sinais do PLL segundo o diagrama da Figura 3. Agora sim fica claro que a técnica de PLL funciona em malha fechada, usando uma realimentação negativa. 

O bloco LPF e o VCO

O bloco LPF, que nada mais é do que um controlador PI, se encarrega de filtrar as altas frequências e de levar o erro a zero, fornecendo assim a frequência angular (ω_out) necessária para sincronizar os sinais de entrada e saída. Com intuito de melhorar a resposta dinâmica inicial, uma referência antecipativa (ω₀ = 2πf_r) é normalmente adicionada à saída do PI, sendo f_r a frequência nominal da rede elétrica. Por fim, o sinal resultante é integrado pelo VCO para fornecer uma estimativa do ângulo do sinal de entrada, o qual é usado pelas funções seno e cosseno.

Vale acrescentar que as características de filtro do PI não são muito eficientes para sinais de baixa frequência, como no caso da conexão com a rede elétrica. Por isso, é necessário um método para eliminar eficientemente a componente de segunda ordem presente no erro e garantir a linearização da saída do PD. Existem dois métodos básicos para isso: um deles consiste em adicionar um filtro Notch (também conhecido como rejeita faixa) e o outro em utilizar a transformada de Park [10].

PLL com Filtro Notch

O filtro Notch tem um vale extremamente agudo, podendo remover com qualidade uma frequência indesejável. O seu uso na malha do PLL pode ser visto na Figura 4. Como o filtro Notch atenua muito bem a frequência de segunda ordem da rede elétrica, o PI fica encarregado de apenas controlar a dinâmica da resposta do PLL, o que facilita o seu projeto.

A função de transferência de um filtro Notch é dada por (6), onde ω_n corresponde à frequência que se deseja atenuar em rad/s, e ζ₂ << ζ₁ para que o efeito do filtro seja efetivo. 

(6)

A título de exemplo, a Figura 5 mostra a resposta em frequência do filtro Notch, considerando ω_n = (2∙π∙120) rad/s, ζ₂ = 0,0001 e ζ = 0,1.

PLL baseado na Transformada de Park

O diagrama de blocos deste método está representado na Figura 6. Em comparação com o diagrama básico do PLL (ver Figura 1), verifica-se uma mudança no bloco de detecção de fase. Essa mudança consiste no uso da transformada de Park para se obter um erro de fase já linearizado, sem a necessidade de eliminar a componente de segunda ordem.

Como a transformada requer no mínimo duas variáveis ortogonais, é necessário criar um sistema ortogonal de tensão, ou seja, duas tensões defasadas em 90º. Uma forma simples de fazer isso é por meio de um bloco de transporte de delay. No entanto, esse método só funciona bem quando o sinal é puramente senoidal e sua frequência não varia. Por isso, é mais interessante utilizar o método baseado em um integrador generalizado de segunda ordem (ou SOGI – Second Order Generalized Integrator) [10].

Princípio de Funcionamento

Matematicamente falando, as tensões após o gerador ortogonal podem ser descritas como

(7)

(8)

A transformada de Park, por sua vez, é definida por

(9)

Dessa forma, aplicando a transformada de Park nas variáveis de saída do gerador ortogonal, obtém-se

(10)

Por fim, assumindo que o PLL já está em regime permanente, onde θ_in – θ_out ≅ 0 → sen(θ_in – θ_out) ≅ θ_in – θ_out, chega-se na expressão para o erro linearizado

(11)

Assim como no método anterior, é recomendado normalizar a tensão de entrada de modo que o erro e a dinâmica do PLL não dependam de sua amplitude, V_p, a qual pode variar ao longo do dia.

Conclusão

Este artigo apresentou os motivos para se realizar o sincronismo com a rede elétrica em sistemas fotovoltaicos e o princípio de funcionamento de dois algoritmos básicos de PLL para inversores monofásicos.

Pelo fato de o filtro Notch ser sintonizado em 120 Hz, esse tipo de PLL tende a apresentar oscilações indesejadas na frequência estimada e no erro de fase, quando a frequência da rede desvia de seu valor nominal. Para contornar isso, alguns trabalhos optam por utilizar um Filtro Notch adaptativo, o qual varia a frequência de sintonização com base na frequência atual da rede. O PLL com Transformada de Park, por sua vez, não depende da frequência da rede.  No entanto, ambas as técnicas apresentam limitações de desempenho diante de sinais com nível CC (offset) e com conteúdo harmônico em baixa frequência. Por isso, diversas técnicas mais complexas foram propostas na literatura.

No próximo artigo, irei ensinar como projetar e implementar um algoritmo de PLL na prática. Se quiser receber uma notificação no momento em que eu postar o conteúdo, assine o blog deixando o seu e-mail abaixo. Até mais. 

Referências

[1] ASCO Power Technologies. “Basic Power Source Synchronization and Paralleling.”

[2] R. Teodorescu, M. Liserre, and P. Rodríguez. “Grid Converters for Photovoltaic and Wind Power Systems”. John Wiley & Sons, Ltd, 2011. 385 p.

[3] M. A. G. de Brito, et al. “Estratégias de anti-ilhamento aplicadas a sistemas de geração distribuída fotovoltaica.” Eletrônica de Potência 23.2 (2018): 226-234.

[4] S. Golestan, J. M. Guerrero, and J. C. Vasquez. “An open-loop grid synchronization approach for single-phase applications.” IEEE Transactions on Power Electronics 33.7 (2017): 5548-5555.

[5] F. Xiao, et al. “A novel open-loop frequency estimation method for single-phase grid synchronization under distorted conditions.” IEEE Journal of Emerging and Selected Topics in Power Electronics 5.3 (2017): 1287-1297.

[6] S. Golestan, J. M. Guerrero, and J. C. Vasquez. “Single-phase PLLs: A review of recent advances.” IEEE Transactions on Power Electronics 32.12 (2017): 9013-9030.

[7] S. Gao and M. Barnes. “Phase-locked loop for AC systems: Analyses and comparisons,” in 6th IET International Conference on Power Electronics, Machines and Drives (PEMD), 2012.

[8] Md. S. Reza, M. Ciobotaru, and V. G. Agelidis. “Accurate estimation of single-phase grid voltage parameters under distorted conditions.” IEEE Transactions on Power Delivery 29.3 (2014): 1138-1146.

[9] Md. S. Reza and V. G. Agelidis. “A robust technique for single-phase grid voltage fundamental and harmonic parameter estimation.” IEEE Transactions on Instrumentation and Measurement 64.12 (2015): 3262-3273.

[10] M. Bhardwaj. “Software Phase Locked Loop Design using C2000 Microcontrollers for Single Phase Grid Connected Inverter”. Texas Instruments^®, Application Report SPRABT3 – July 2013.